КУРС : "Программируемые логические схемы"

 

Подразделение разработчик СЭУМК Разработчики СЭУМК

кафедра промышленной и медицинской электроники

ИНК НИ ТПУ

  1. Шульгина Ю.В.

.

 

Обеспечивающая кафедра

Код специальности, специальность

№, Дисциплина

Уровень

Курс

Форма обучения

Количество часов, (Аудиторная, Самостоятельная, Кредиты)

Форма контроля

Кафедра промышленной и медицинской электроники
   
210100    1    магистратура     2     очная     

 Аудиторная - 48 часа,

Самостоятельная - 164 часа

Количество кредитов - 6

    
Экзамен     
ЦЕЛИ КУРСА

 

Цель: освоение студентами принципов работы программируемой логики,  сформировать у будущих специалистов навыки программирования и проектирования устройств на базе программируемых матриц.

Ц2 Подготовка выпускников к проектно-конструкторской и производственно-технологической деятельности в области создания новых материалов и производства изделий, современных технологий обработки материалов и нанотехнологий, конкурентоспособных на мировом рынке машиностроительного производства

Ц3  Подготовка выпускников к эксплуатации и обслуживанию современных высокотехнологичных линий автоматизированного производства с высокой эффективностью, выполнением требований защиты окружающей среды и правил безопасности производства

Ц5 Подготовка выпускников к самообучению и непрерывному профессиональному самосовершенствованию

МЕЖПРЕДМЕТНЫЕ СВЯЗИ

 

 

Дисциплина (модуль) М1.В.1.1.1 «Программируемые логические схемы» относится к вариативной части профессионального цикла дисциплин.

Указывается цикл (раздел) ООП, к которому относится дисциплина.

Дисциплине (модулю) М1.В.1.1.1 «Программируемые логические схемы»  предшествует освоение дисциплин (ПРЕРЕКВИЗИТЫ):

  • М1.В1. Многоразрядные микроконтроллеры
  • М1.В2. Интерфейсы микропроцессорных систем
  • М1.В4. Средства обработки и отображения информации

Содержание разделов дисциплины (модуля) М1.В.1.1.1 «Программируемые логические схемы» согласовано с содержанием дисциплин, изучаемых параллельно (КОРЕКВИЗИТЫ):

  • М1.В.1.2.1 Аппаратные и программные средства обработки аналоговых сигналов.
  • М1.В.1.4.1 Микропроцессорные системы управления и контроля

 Предварительно должны быть обязательно изучены такие дисциплины как Б3.В1 «Цифровые устройства», Б3.В.1.1 «Основы микропроцессорной техники». 

СТРУКТУРА ТЕОРЕТИЧЕСКОЙ ЧАСТИ КУРСА

 

 

Раздел  1. Классификация и архитектура ПЛИС

Классификация ПЛИС  по уровню интеграции,  по архитектуре,  по числу допустимых циклов программирования, по типу памяти конфигурации,  по степени зависимости задержек сигналов от путей их распространения,  по системным свойствам,  по схемотехнологии, по однородности или гибридности. Архитектура ПЛИС. Основные принципы построения цифровых схем на кристалле программируемой логики.

Раздел  2. Язык Verilog HDL

Особенности программирования ПЛИС. Основные сходства и отличительные особенности языков описания аппаратуры. Языки описания аппаратуры. Основные принципы построения логических блоков. Основы синтаксиса языка Verilog. Основные операторы. Основы написания программ. Структурное описание схем. Поведенческое описание схем.

Раздел  3. Язык VHDL

Основы языка VHDL. Основные операторы. Основы написания программ. Структурное описание схем. Поведенческое описание схем.

Раздел  4. Самостоятельная работа студентов.

Программное обеспечение ПЛИС

Ознакомление с программными продуктами фирм Altera и Xilinx. Платформа Quartus II. Основные функциональные блоки и возможности. Характеристики семейства Cyclone II, сфера применения, особенности.

Разработка устройства на базе ПЛИС.

Этапы разработки проекта, содержащего ПЛИС. Электромагнитная совместимость, конструкторское исполнение. Основные критерии выбора ПЛИС для реализации устройства. Рекомендации по выбору ПЛИС. Обзор ведущих производителей ПЛИС. Ведущие фирмы производителей ПЛИС. Основные семейства и их характеристики. Перспективы развития ПЛИС. Перспективы и основные направления дальнейшего развития ПЛИС. Архитектура. Сферы применения.

Построение цифровых фильтров на базе ПЛИС.

БИХ- и КИХ- фильтры. Основы и примеры схемной реализации цифровых фильтров на ПЛИС. 

 

СТРУКТУРА ПРАКТИЧЕСКОЙ ЧАСТИ КУРСА

Раздел  1.

Лабораторная работа №1. Проектирование схем на ПЛИС в графическом редакторе».

Раздел  2. Язык Verilog HDL

Лабораторная работа № 2. Проектирование схем комбинационного типа на языке Verilog HDL с использованием структурного описания схемы. 

Лабораторная работа № 3. Проектирование схем последовательного типа на языке Verilog HDL с использованием поведенческого описания схемы (8 часа)

 

Раздел  3. Язык VHDL

Лабораторная работа №4. Проектирование схем на языке VHDL.

Раздел  4. Самостоятельная работа студентов

Практические занятия

1. Использование встроенных возможностей среды при разработке проекта на ПЛИС.

2. Выбор ПЛИС для реализации проекта.

3. Языки и особенности программирования ПАИС

4. Построение цифрового фильтра на ПЛИС.

КЛЮЧЕВЫЕ СЛОВА

ПЛИС, ПАИС, FPGA, CPLD, Verilog HDL, VHDL.

ИНФОРМАЦИЯ ДЛЯ СВЯЗИ С ПРЕПОДАВАТЕЛЯМИ

Шульгина Юлия Викторовна, ассистент кафедры  промышленной и медицинской электроники, e-mail: shulgina@tpu.ru 

Copyright ©2014. Tomsk Polytechnic University, 
All rights reserved.

Уровень квалификации: Начальный